(54) BUFFER CIRCUIT

(11) 5-102830 (A) (43) 23.4.1993 (19) JP


(21) Appl. No. 3-260197 (22) 8.10.1991

(71) NEC IC MICROCOMPUT SYST LTD (72) KIICHI TANAKA

(51) Int. Cl<sup>5</sup>. H03K19/0175,H03K17/16,H03K17/687

PURPOSE: To suppress an excess current of the output buffer circuit including a load capacity charge/discharge current to a setting current or below.

CONSTITUTION: The buffer output circuit connected in cascade to an inverter circuit comprising a P-channel MOS transistor(TR) I and an N-channel MOS TR 2 is provided with an N-channel MOS TR 3 whose source receives an output 102 of the inverter circuit and whose gate is connected to a power supply via a resistor 7, a P-channel MOS TR 4 whose source receives the output 102 of the inverter circuit and whose gate is connected to a ground potential via a resistor 8, a P-channel MOS TR 5 whose source is connected to a gate of the TR 3, whose gate is connected to a drain of the TR 3 and whose drain is connected to an output terminal, and an N-channel MOS TR 6 whose source is connected to a gate of the TR 4, whose gate is connected to a drain of the TR 4 and whose drain is connected to the output terminal.



# THIS PAGE BLANK (USPTO)

E4051

# ⑲ 日本国特許庁(JP)

⑪特許出額公開

# ⑫公開特許公報(A)

昭63-25715

@Int\_Cl\_4

識別記号

庁内整理番号 7157 - 5B 43公開 昭和63年(1988)2月3日

G 06 F 1/04

11/22 15/02 3 3 0 3 3 5

-7368-5B

7343-5B※審査請求 未請求 発明の数 2 (全7頁)

49発明の名称 半導体集積回路装置

> 20特 匑 昭61-167949

昭61(1986)7月18日 四出 覭

73発 明 者 桑 原

博 良

東京都小平市上水本町1479番地 日立マイクロコンピュー タエンジニアリング株式会社内

仍発 明 者 Ш  岡 史 東京都小平市上水本町1479番地

日立マイクロコンピユー

他出 顋 人

日立マイクロコンピュ

タエンジニアリング株式会社内 東京都小平市上水本町1479番地

ータエンジニアリング 株式会社

创出 頣 人

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

人 30代 理

外1名 弁理士 小川 勝男

最終頁に続く

眲 扭

1. 発明の名称

半導体集積回路装置

- 2. 特許請求の範囲
  - 1. 内部論理回路の動作電圧より絶対値的に小さ い電圧値にされた安定化電圧を形成する回路と、 この安定化電圧により動作する発振回路とを具備 することを特徴とする半導体集積回路装置。
  - 2. 上記半導体集積回路装置は、太陽電池を電源 とするものであることを特徴とする特許請求の範 囲第1項記載の半導体集積回路装置。
  - 3. 上記発振回路はリングオシレータにより構成 され、その出力信号は内部論理回路の動作電圧に 従ったレベルに変換するレベル変換回路を介して、 上記内部論理回路に伝えられるものであることを 特徴とする特許請求の範囲第1項記載の半導体集 植回路装置.
  - 4. 内蔵の発振回路の出力信号を受ける第1の3 状態出力回路と、テスト用のクロック信号が供給 されるパッドの信号を受ける第2の回路と、上記

- 第1及び第2の回路の出力信号を受ける内部論理 回路とを含み、テスト用の制御信号により第1と 第2の回路の出力信号を選択的に出力させること を特徴とする半導体集積回路装置。
- 5. 上記発張回路は内部論理回路の動作電圧より 絶対値的に低い電圧値にされた安定化電圧により 動作するものであることを特徴とする特許請求の 範囲第4項記載の半導体集積回路装置。
- 6. 上記第1及び第2の回路は、クロックドイン パータ回路により構成されるものであることを特 徴とする特許請求の範囲第4又は第5項記載の半 專体集積回路装置。
- 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体集積回路装置に関し、例え ば太陽電池により動作させられる電子式卓上計算 機等を構成する発振回路内蔵の半導体集積回路装 置に利用して有効な技術に関するものである。

(従来の技術)

従来より、太陽電池を利用した電子式卓上計算



段が用いられている。アモーファスSi(シリコン)太陽電池に関しては、例えば日径エレクトル社1982年12月20日付「日径エレクトロークス」買113~頁122がある。上記の大量にあっては、その受光量に応じて電圧がある。このため、上記太陽電池を無額回路で表面においては、安定化電源回路により内部の動作電圧の安定化を図るものである。

#### (発明が解決しようとする問題点)

上記のように安定化電源回路を設けても内部で 田の変動幅が比較的大きくされる。このため、半 事体集積回路装置に内蔵される発援回路は、その 電圧変動が比較的大きくと、発援回波数が比較的大きくされる。したが高くされずでは、発援回路がはでは、発援回路に対する。キー入力回路におけるチャンプやバウンス回路にはおけるのに伴い短くなり、誤動作してしまう度れが生じる。また、逆に動作電圧が 低い領域では発掘周波数が低くされ、ダイナミック駆動される液晶表示装配にチラツキが生じて表示品質を駆くする。

この発明の目的は、内蔵の発振回路の発振周波 数の安定化を実現した半選体集根回路装置を提供 することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は、本明細客の記述および添付図面から明

らかになるであろう。

#### (問題点を解決するための手段)

本願において関示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、内部論理回路の動作管圧より絶対値的に小さな安定化管圧により発振回路を動作させる。また、発振回路の出力信号と、テスト用クロック信号とをテスト用制御信号に従って第1、第2の回路を介して選択的に出力させるようにするものである。

## (作用)

上記した手段によれば、発掘回路の動作電圧の 変動幅が絶対値的に小さくできるから、その分発 振周波数の安定化を図ることができる。また、テスト用パッドが発掘回路の出力端子と選気的に分 継できるから、パッドの寄生容量や外部ノイズの 影響を受けなくできる。

#### (実施例1)

第1図には、この発明の一実施例のプロック図 が示されている。同図の各回路プロックは、公知 の半導体集積回路の設造技術によって、特に制限 されないが、単結晶シリコンのような 1 個の半導 体基板上において形成される。

太陽電池 Bにより形成される負極性電圧は、端子 P から供給される。なお、太陽電池 B の電圧がそのまま端子 P から供給されるものの他、電圧の安定化のために適当な 2 次電池を介して電圧が供給されてもよい。また、上記太陽電池 B は、1 次電池に置き換えることができるものである。

描子Pから供給される負務性の電圧は、一方において安定化電源回路PS1により、約-1.5 Vのような絶対値的に比较的大きな安定化電圧V1にされる。この電圧V1は、内部論理回路LOG及び後述するレベル変換回路LSに電源電圧として供給される。

この実施例では、発展回路の発振周波数の安定化のために、上記安定化電源回路PS1とは、別に次の安定化電源回路PS2が設けられる。この安定化電源回路PS2は、特に制限されないが、上記猶子Pの電圧を受ける可変抵抗としてのPチ





ャンネル型のディブレッションMOSFETQ1 を介して発掘回路OSCを構成する後述する各イ ンバータ回路N1ないしN4に供給される。上記 MOSFETQ1のゲートには、次の演算増幅回 路OPの出力電圧が供給され、そのコンダクタン スが制御される。すなわち、演算増幅回路OPの 非反転入力端子(+)は、回路の接地電位が供給 される。上記演算増幅回路OPの反転入力端子 (-) は、上記MOSFETQ1のソース側に接 続される。上記演算増幅回路OPは、後述するよ うに入力オフセット電圧を持ち、このオフセット 電圧に従って出力電圧 V 2 が安定化される。特に 制限されないが、上記電圧V2は約-1.2V程度 にされる。上記オセット電圧より出力電圧V2の 電圧が低く(絶対値的に大きく)されると、演算 増幅回路OPの出力電圧が絶対値的に小さくなり MOSFETQ1のコンダクタンスが小さくなる。 これによって、MOSFETQ1における電圧降 下分が大きくなるので、そのソース電位V2を絶

対値的に小さくさせる。逆に、上記オセット電圧

より出力電圧 V 2 の電圧が絶対値的に小さくされると、演算増幅回路 O P の出力電圧が絶対値的に大きくなって M O S F E T Q 1 のコンダクタンスを大きくさせ、ソース電位 V 2 を絶対値的に大きくさせる。このような M O S F E T Q 1 のコンダクタンスの制御によって、出力電圧 V 2 の電圧を上記演算増幅回路 O P のオフセット電圧に従った安定化電圧とする。

第4図には、上記演算増幅回路OPの一実施例の回路図が示されている。

Pチャンネル型の差動MOSFETQ2とQ3のドレインには、電流ミラー形態にされるNチャンネルMOSFETQ4とQ5が負荷として設けられる。上記差動MOSFETQ2とQ3の共通ソースと回路の接地電位点との間には、定電は頂頂・水設けられる。上記MOSFETQ2とQ3は、そのしきい値電圧が異なるようにされる。特に制限されないが、MOSFETQ3には、その一部又は全部が多結晶シリコン膜からなるゲートと同じ導電型(N型)の不絶

物(リン)が導入されることによって、比較的大 きなしきい値電圧を持つようにされる。これに対 してMOSFETQ2は、そのゲート電極に反対 導電型 (P型) の不能物 (ポロン) が導入される ことによって比較的小さなしきい値電圧を持つよ うにされる。これによって、上記差動MOSFE TQ2とQ3の入力には、上記MOSFETQ2 とQ3のシリコンの禁止帯のバンドギャップに略 等しいしきい値電圧の差に従ったオフセット電圧 Vref (1.1~1.2 V) を持つものとなる。上記 MOSFETQ2のゲートが回路の接地電位点に 結合されることより、MOSFETQ3のゲート 電圧が上記基準電圧Vrelに等しくされたとき、 差動MOSFETQ2とQ3には、上記定電流源 10の電波が半分づつ等しく流れるようにされる. 上記差動MOSFETQ2とQ3は、同じ電流 (10/2) が流れるように出力電圧を形成して MOSFETQ1のコンダクタンスを制御する. なお、上記MOSFETQ3のゲートには、MO SFETQ1のソース電圧を分圧回路により分圧

して供給するものであってもよい。この場合に、その分圧電圧が上記オフセット電圧と等しくなるように上記MOSFETQ1のコンダクタンスを調御するものとなる。これによって、比較的小さなオフセット電圧と分圧回路の抵抗比との組み合わせから、上記のような約1.2 V程度の電圧を形成することができる。上記のようなしきい値電圧の差は、MOSFETの絶対値的なプロセスパラッキに影響されない。したがって、安定化電圧V2は、高精度に設定された所望の電圧値にされる。

第1図において、発振回路OSCは、特に制限されないが、リング状態に縦列接続されるCMOSインバータ回路N1ないしN3から構成される。特に制限されないが、インバータ回路N1の入力端子には、キャパシタC1とC2からなる分圧回路によって、直渡バイアス電圧が与えられる。また、インバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路である。このインバータ回路下電圧V1より絶対値



的に小さいことより、レベル変換回路LSを介して上記論理回路LOGに供給される。論理回路OGは、上記発張出力信号を受けて内部論理回路の動作や、表示回路の動作に必要なクロック信号を形成するクロック発生回路を含んでいる。

この実施例の発展回路OSCは、その動作電圧が絶対値的に小さな電圧V2により及す特性を図にからの電圧V2は値的に大なとができる。これによりもの変変動のできる。これによりのできる。これによる発展回路OSC及が制限されるから、上記周波変をより最高限されるの発展回路OSC及が同路OSC及が開発したができるしての消費電力の増大を防止することができるものとなる。

#### (実施例2)

第3図には、この発明の他の一実施例のプロック図が示されている。

この実施例では、上記第1図と同様な発振回路

クロック端子に供給される。これにより、例えば、制御信号TSTがハイレベルにされるテストとり下のときには、クロックドインバータ回路CN1は、カクロックドインが会社を伝える。このとき、クロックには、クロックには、クロックには、クロックには、クロックには、インバータ回路CN1は、インバータのロウレベルによってインとの関係して、はいるのは、はいいたのは、はいいのは、はいいのは、はいいのは、はいいのは、はいいのには、はいいのには、はいいのには、アールのには、アールのに対して、いいのには、ファスターとの同期にない。

一方、制御信号TSTがロウレベルにされる通常の動作モードのときには、クロックドインバータ回路CN2が非動作状態にされ、その出力がハイインピーダンス状態となる。このとき、クロンバータ回路CN1は、インバータ回路CN1は、オンバータ回路OSCの発掘信号を伝える。これにより、インバータ回路N4及びレベル変換回路Lより、インバータ回路N4及びレベル変換回路L

OSCを内蔵する半巫体祭和回路装置における論 理回路LOGの概能試験をテスターとの間で同期 化して行うようにするため、テスターからクロッ ク信号を供給する電極TPが設けられる。この電 極TPにおける比較的大きな寄生容量が、発振回 路OSCの出力端子に結合されることによる発振 周波数のバラツキ、消費電波の増大や外部ノイズ の影響を防止すため、発振回路OSCの出力端子 と上記電極TPは、それぞれクロックドインバー 夕回路CN1とCN2を介して結合される。上記 クロックドインバータ回路CN1とCN2の共通 化された出力端子の信号は、特に制限されないが、 出力用のインバータ回路N4を介してレベル変換 回路LSの入力に供給される。上記クロックドイ ンパータ回路CN1とCN2は、テスト用の制御 信号TSTにより相補的に勁作させられる。すな わち、制御信号TSTは、クロックドインバータ 回路CN2のクロック端子に供給される。また、 上記制御信号TSTは、インバータ回路N5によ り反伝されてクロックドインバータ回路CNIの

Sを通して、論理回路LOGには発表。ことになる。ことになる。ことになる。この発展信号が伝えられることになる。このクドインになるののドでは、上記ののドでは、上記ののドでは、上記ののドでは、上記にされて、上記になりの出力には、イングをは、イングをは、これによりのとなる。これに安やされる情子には、大流の外部ノイズが、発展回路のイズがない。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(1) 内部論理回路の動作電圧より絶対値的に小さな安定化電圧 V 2 により発援回路を動作させる。これにより、発振回路は、この電圧 V 2 より絶対値的に大きな電圧範囲での電源変動の影響を受けることがないから発振周波数の変動幅を小さくでき

るという効果が得られる。

②上記(1)により、発掘回路の最高周波数が比較的低い周波数に制限されるから、動作電圧が大きくされることによる発掘回路OSC及び論理回路LOGの消費電力の増大を防止でき、低消費電力化を図ることができるという効果が得られる。

(3)発掘回路の最高周波数を制限できるから、下限 動作電圧に対する発振周波数を所望の表示品質が えられる比較的高い周波数に設定できるという効 果が得られる。

(4)上記(1)により、発援回路の最高周波数が比較的 低い周波数に制限されるから、キー入力回路にお けるチャッタリングやバウンスの回避するための 時間マージンを小さくできる。これによって、キ 一入力回路の誤動作を確実に防止することができ るという効果が得られる。

(5) 発振回路の出力信号と、テスト用のクロック信号とをテスト用制御信号に従って相補的に動作させられる第1、第2の3状態出力回路を介して相補的に出力させことによって、テスト用パッドが

き換えるとこができるものである。このように、 クロックドインバータ回路CN1とCN2は、発 接回路の出力端子とテスト用パッドを電気的に分 離できるものであれば何であってもよい。

また、安定化電源回路PS2は、上記のように オフセットを持つ演算増幅回路を利用するものの 他、例えば、演算増幅回路の非反転入力端子に、 定電圧を供給して、それに従って安定化電圧を形 成するもの等種々の実施形態を採ることができる。 また、発援回路の具体的構成は、上記リングオシ レータの他、半導体集積回路に形成される回路素 子を用いて構成されるものであれば何であっても

この発明は、発振回路を内蔵する半導体集積回路装置に広く利用できるものである。

### 〔発明の効果〕

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、内部論理回路の動作な圧より絶対値的に小さな安定化な圧により発援

発振回路の出力端子と電気的に分離できる。これにより、パッドの寄生容量の影響が回避でき、発 振周波数の設定が容易にできるという効果が得られる。

(6)上記(5)により、発掘回路の消費電流を低減できるという効果が得られる。

(7)上記(5)により、パッドを介した外部ノイズを防止することができるという効果が得られる。

### 4. 図面の簡単な説明


第1図は、この発明の一実施例を示すプロック 図

第2図は、その発振回路の動作を説明するため の特性図、

第3図は、この発明の他の一実施例を示すプロック図、


第4図は、安定化電源回路の一実施例を示す回 路図である。


PS1, PS2··安定化電源回路、OSC·



・発振回路、LOG・・論理回路、LS・・レベル変換回路、NI~N5・・インバータ回路、CN1、CN2・・クロックドインバータ回路、E・・太陽電池、I。・・定電流源、OP・・演算増幅回路

代理人弁理士 小川 勝男





第1頁の続き

@Int\_Cl.4 H 03 L 1/00 識別記号 庁内整理番号

7530-5 J

砂発 明 者 荻 野 東京都小平市上水本町1479番地 日立マイクロコンピュー

タエンジニアリング株式会社内

東京都小平市上水本町1479番地 日立マイクロコンピュー 砂発 明 者 沢  $\blacksquare$ 健 司

樹

真

タエンジニアリング株式会社内

THIS PAUL DLANK (USPTO)